半導體制造：又逢更新換代時

　　環保意識的提升，首當其沖的就是對各種電子產品能效指標的愈加嚴格，功耗管理及其對系統成本和性能的影響是當前電子系統設計人員和制造商所首要關注的問題。隨著競爭日益激烈，盡力降低功耗、加強對熱耗散的有效管理、并同時在由價格和性能驅動的功能方面保持領先等更加不可或缺。與眾多先進電源管理方案實現降低系統功耗相比，制程工藝的進步才是提升性能和降低功耗最根本的辦法，轉向更高制程無疑是提升半導體產品性能功耗比和市場競爭力最直接有效的辦法。

　　市場研究機構Gartner Dataquest產業分析師Kay-Yang Tan表示，過去數十年來，集成器件制造商IDM在工藝技術及服務的創新方面扮演領航者的角色，未來也將繼續在新世代產品的開發上扮演重要的角色。專業集成電路制造服務領域所產出芯片的市場銷售金額占全球半導體業的比例已從1998年的9.2%增加到2009的28.1%。

　　經歷過經濟危機的洗禮之后，半導體市場從2009年下半年開始強力反彈，在這樣的市場大環境推動下，2010年又將迎來一個制程工藝全面革新換代的年份。2009年，Intel已經邁入了32nm時代，今年領先的幾大代工廠商均已經宣布開始量產32nm的博弈。TSMC臺積電、IBM聯盟以及三星都已經在2009年公開了自己2010年的工藝革新計劃，只是，這次三大代工陣營似乎如商量好般直接發布自己的28nm工藝，而跳過了32nm這個主節點。

　　代工廠的進程

　　28nm工藝是目前幾大主流Foundry代工廠提供的新一代工藝節點，代工界龍頭TSMC計劃于2010年第三季與第四季依序推出28LP 低耗電及28HP高效能的工藝以滿足客戶的需求，并且于2011年第一季再推出28HPL 高效能低耗電的后續工藝。一般而言，大規模的生產時程會于推出半年后開始。TSMC將同時提供客戶高介電層/金屬柵HKMG，High-k Metal Gate及氮氧化硅SiON，Silicon Oxynitride兩種材料選擇，與40nm工藝相較，柵密度更高、速度更快、功耗更少。TSMC負責研發的資深副總蔣尚義博士介紹，之所以選擇跳過32nm，是因為工藝都是基于服務客戶的需求。 相較于32nm，28nm的柵密度顯然更高許多。同時考慮到客戶在高效能對于速度以及無線移動通訊對于低耗電方面的要求分別推出以HKMG柵極工藝的28HP以及延續SiON閘極介電材料的28LP，相信會給客戶帶來更多在效能，耗電及成本方面的效益。

　　TSMC的HKMG用于28HP高效能是全新的工藝，與40nm相較在相同漏電基礎上有50%的速度提升，相同速度基礎上漏電亦有大約50%的降低。HKMG的工藝成本會增加，但是TSMC在每一代的工藝都會給客戶盡可能高的性價比。TSMC的28nm HKMG比一般32nm有更高的柵密度、更快的速度、更低的耗電，同時HKMG更進一步降低了柵極的漏電。盡管也有競爭對手同時有采用Gate first的工藝，但是這種單一金屬材料很難同時讓NMOS、 PMOS 達到功能的匹配。TSMC使用不同的金屬材料使得NMOS、PMOS在功能的匹配及Vt調整上都能達到要求。

　　從設計角度，蔣尚義博士介紹，28nm與現在的4540nm這代工藝相比存在全新挑戰。 TSMC在4540nm 采用了部分的設計準則限制Restricted Design Rule，但是到28nm設計準則限制的范圍更加擴大;另外提取和仿真extraction and simulation需要處理更多的數據。為了應對這些挑戰，TSMC和客戶以及設計伙伴間對每個產品都必須更早及更緊密地聯系及合作。

　　為了提高合作的效能，TSMC為了先進工藝推出多項EDA技術檔案。包括可互通的制程設計套件iPDK、制程設計規則檢查iDRC、集成電路布局與電路圖對比 iLVS，及制程電容電阻抽取模塊 iRCX，其中iRCX就是為28nm推出的。

　　與前一代工藝比較，為了依然能夠達到讓新工藝有大約2倍的柵密度gate density，TSMC的28nm 在線路布局方面有新的要求。同樣地，將來更新工藝如 22/20nm在design rule設計準則方面會有許多新的要求與限制以達到柵密度倍增的要求。將來可以預見的是客戶會更緊密地與晶圓代工伙伴合作以提前應對許多在制程工藝以及設計上更多的挑戰，以達到上市以及上量的目標。

　Fabless擇機而動

　　處理器、FPGA與基帶處理，這三個能夠完成獨立處理功能的半導體產品還有什么共同點?那就是必須一直堅持緊跟工藝革新的步伐，否則就將面對可能掉隊的危險。這三種產品其實并不一定是采用最領先的制程就能制造出最符合市場需求的產品，但面對著越來越激烈的半導體產品競爭，三大產品線已經不得不咬緊牙關，把工藝緊跟到底。在眾多Foundry已經公布28nm路線圖的基礎上，目前只有這三大應用的Fabless公司高調公布了自己的28nm產品戰略。

　　處理器

　　Intel早已在2009年就開始32nm生產，作為目前唯一一個宣稱要堅持到底的IDM廠商，Intel一直將工藝作為其產品的核心競爭力之一。而另一家處理器廠商AMD則還在與自己的代工廠GLOBALFOUNDRIESGF進行相關工藝開發，預計今年下半年可以推出3228nm的工藝。通用處理器IP廠商MIPS同樣已經開始推出基于全新制程節點的參考設計提供給客戶。

　　便攜處理器方面，GF和ARM共同發布了其尖端片上系統平臺技術的新的細節，該平臺技術專門針對下一代無線產品和應用。這一新的平臺包括兩種GF的工藝：針對移動和消費應用的28nm超低功耗SLP工藝和針對要求最高性能應用的28nm高性能HP工藝，預計GF將在2010年下半年啟動制造生產。相較于以往的40/45nm技術， 28nm工藝及其Gate-First HKMG技術能夠提供卓越的性能收益。根據目前的預計，28nm HKMG在相同的溫度范圍thermal envelope內提高約40%的計算性能，改善移動設備的應用性能，強化多任務處理能力。客戶在廣泛采用的Gate-First方法中的獲益，現在也能在 HKMG工藝中取得。與40/45nm工藝相比，28nm HKMG工藝的結合能夠提升30%的功耗效率，并將待機電池壽命延長了100%。

　　FPGA

　　Altera公司在今年2月初舊已經確定2010年將攜手TSMC推出自己的28nmFPGA產品，同時在即將推出的28nm中采用的創新技術：嵌入式HardCopy模塊、部分重新配置新方法以及嵌入式28/Gbs收發器，這些技術將極大的提高下一代Altera FPGA的密度和I/O性能，并進一步鞏固相對于ASIC和ASSP的競爭優勢。Altera總裁、主席兼CEO John Daane評論說：“隨著向下一工藝節點的邁進，Altera的這些創新技術將引領業界超越摩爾定律，解決帶寬挑戰，同時滿足成本和功耗要求。”

　　賽靈思可編程平臺開發全球高級副總裁 Victor Peng 指出：“在 28 nm這個節點上，靜態功耗是器件總功耗的重要組成部分，有時甚至是決定性的因素。由我們選擇了TSMC和三星的高介電層/金屬柵 HKMG高性能低功耗工藝技術，以使新一代 FPGA 能最大限度地降低靜態功耗，確保發揮28 nm技術所帶來的最佳性能和功能優勢。”賽靈思28nm工藝技術的相關產品將于 2010 年第四季度上市。

　　基帶處理器

　　規模最大的fabless企業高通資深副總裁兼通訊科技總經理Jim Clifford表示，高通借由領先業界的整合、兼具功耗及成本效益的產品，為客戶帶來“利用最少資源，獲得更多效益”的重要優勢，其關鍵在于與Foundny的緊密合作，現在更進一步延伸至低耗電、低漏電的28nm進行量產。28nm工藝密度可較前一代工藝高出一倍，讓進行移動計算的半導體器件能在更低耗電下提供更多功能。高通與TSMC目前在28nm的合作包括HKMG高效能工藝技術以及SiON的低耗電高速工藝技術。此外，高通預計于2010年中投產首批 28nm產品。

　　出貨量最大的Fabless企業—博通公司的運作和中央工程執行副總裁Neil Y. Kim認為：“我們有計劃向下一代的制程技術轉移。博通公司也正在研發下一代制程技術的設計平臺，向先進制程參數轉移的首要原因就是它可以提升性能、降低功耗、減小芯片尺寸，并且實現更高的集成度。我們的評估顯示下一代先進制程可以提供上述所有好處。”對于博通而言，由于產品線相對比較廣，因此Kim介紹，博通會根據市場需求進行不同產品的評估。大部分采用28/32nm制程技術的產品更具競爭力，根據市場需要博通已經做好準備迎接新制程技術的采用，28nm工藝可以為手機和其他應用提供更高的帶寬和更低的能耗。此外，新工藝還將持續著力于實現更高程度的系統集成并推動融合。隨著融合不斷的推進，擁有更強大IP的公司可以更受益于新的制程技術。由于設計的復雜性產品研發的平均成本將會繼續提升，他們會要求更多的資源、計算和存儲。這就像是提高了入門成本，但是相信消費者也更快地意識到新工藝的好處。

　　未來：全代CPU和半代SoC?

　　按照摩爾定律的指引，多年來制程更新的尺寸都是前一代的0.7倍，隨著存儲器行業不斷在PC的推動下快速成長，存儲器逐漸超越CPU成為制程工藝的領導者，而存儲顆粒的尺寸直接決定了存儲器單位面積上的存儲容量，這就讓存儲器廠商在如何縮減工藝尺寸上絞盡腦汁。于是，誕生了一個比標準工藝節點全代工藝更高密度的工藝，與其同屬一代工藝而工藝尺寸只有全代的0.9。毫無疑問，這樣的變化對Fab的改進不大，投入可以接受，卻可以提供密度為全代工藝1.24倍的芯片，對客戶來說，在成本支出不大的情況下可以讓其產品更有性能競爭優勢。對于這樣的革新，某廠商賦予其一個帶有些許感情色彩的稱呼：半代!

　　隨著所有Foundry齊齊轉向28nm的“半代”工藝，半導體極有可能以制程分成兩個陣營，對于需要緊跟制程革新腳步的應用芯片來說，芯片的種類將直接決定了采用的制程工藝，由于大部分選擇了代工，SoC及更接近SoC的FPGA等將絕大部分以“半代”工藝出現，而CPU依然在Intel的堅守下停留在“全代”工藝。當然，還有些許疑問等待未來證實：擁有CPU生產訂單的GF是否會同時兼顧全代和半代兩個陣營，還是將AMD的CPU推進到半代工藝;Intel重兵出擊的SoC產品，比如Atom處理器等低功耗芯片，是繼續堅持Intel的全代工藝還是轉向更主流的SoC半代工藝。

　　32nm的硝煙剛剛開始，22nm工藝的路線圖也日漸清晰。舊金山秋季IDF 2009上，Intel總裁兼CEO Paul Otellini就展示了世界上第一塊基于22nm工藝的晶圓，并宣布將于2011年下半年發布相應的處理器產品，開發代號Ivy Bridge。展示的測試晶圓采用22nm工藝結合第三代高K金屬柵極HK+MG晶體管技術、193nm波長光刻設備制造而成，其上既有SRAM單元也有邏輯電路，并且切割出來的芯片已經可以實際工作，將成為Intel未來22nm處理器的基礎。4月14日，TSMC蔣尚義博士談到TSMC20nm工藝將比22nm工藝擁有更優異的柵密度以及芯片性價比，為先進技術芯片的設計人員提供了一個可靠、更具競爭優勢的工藝平臺。此外，20nm工藝預計于2012年下半開始導入生產。TSMC20nm工藝系在平面電晶體結構工藝planar process的基礎上采用強化的高介電值/金屬閘HKMG、創新的應變硅strained silicon與低電阻/超低介電值銅導線low-resistance copper ultra-low-k interconnect等技術。同時，在其他晶體管結構工藝方面，例如鰭式場效晶體管FinFet及高遷移率high-mobility元件，也展現了刷新記錄的可行性feasibility指標結果。從技術層面來看，由于已經具備了創新微影技術以及必要的布局設計能力，TSMC因此決定直接導入20nm工藝。

　　如此看來，IDM與Foundry之間已經明顯出現制程節點的不同，這一趨勢將持續存在下去。現在尚不能評價半代和全代工藝哪個更適合半導體產業的發展，至少半代總算是一種技術上的進步，只是做出半代還是全代選擇的權利還是應該留給芯片設計者，在選擇中去體驗兩種技術的不同也許對半導體產業來說才是更健康的發展之路。

來源:電子產品世界

　　版權及免責聲明：凡本網所屬版權作品，轉載時須獲得授權并注明來源“中國產業經濟信息網”，違者本網將保留追究其相關法律責任的權力。凡轉載文章，不代表本網觀點和立場。版權事宜請聯系：010-65363056。

延伸閱讀